晶振原廠商跟大家說說晶振原要如何進行選擇？如何防止晶振不良的發(fā)生？

晶振原廠商說，選擇晶振原時，應考慮功耗。分立晶振原的功耗主要取決于反饋放大器的電源電流和電路中的電容值。CMOS放大器的功耗與工作頻率成正比，可以用功耗電容的值來表示。比如HC04逆變門的功耗電容是90pF。在4MHz、5V的電源下，電源電流等于1.8ma.帶20pF晶體負載電容，總電源電流為2.2ma.陶瓷諧振器電路通常具有較大的負載電容，需要更大的電流。相反，晶振模塊通常需要10ma和60ma的電源電流。根據其類型和功能，硅晶振原的電源電流范圍從低頻(固定)器件的幾微安到可編程器件的幾毫安。低功耗硅晶振原，如MAX7375，工作在4MHz，電流小于2mA。針對特定應用優(yōu)化時鐘源需要綜合考慮以下因素：精度、成本、功耗和環(huán)境要求?；菰m

如何防止晶振不良的發(fā)生？晶振原廠商說，要對晶振組件進行檢漏測試，檢查其密封性，如下：

1.密封工藝是將調諧諧振器與外殼封裝在一起，以穩(wěn)定石英諧振器的電性能。在此過程中，進料倉、壓力密封倉和卸料倉應保持清潔。壓力箱應持續(xù)沖洗。在壓封過程中，要注意焊頭的磨損、模具位置、電壓、氣壓、流量。其質量標準是：無傷痕、毛刺、凹坑、彎腿、對稱烙印、無歪斜。

2.由于應時晶體是一個無源元件，它可以在IC提供的適當激勵功率下正常工作。因此，當激勵功率過低時，應時晶體不容易開始振動，如果過高，就會變得過度。應時芯片損壞，導致振動停止。因此，應提供適當?shù)募罟β?。另外，有源功率負載會消耗一定的功率，從而降低晶體的Q值，從而使晶體的穩(wěn)定性下降。容易受到周圍活動部件的影響，處于不穩(wěn)定狀態(tài)時，會產生振動。因此，在增加有功功率負荷時，應匹配更合適的有功功率負荷。

3.控制切割和焊接過程，以確保底座的絕緣性能和引腳的質量。銷鍍層光亮均勻，表面無麻點、變形、裂紋、變色、劃痕、污跡和鍍層剝落。為了更好的防止單漏，可以在晶體下面放一個絕緣墊片。

4.當晶體產生頻率漂移，超過頻差范圍時，檢查是否匹配合適的負載電容，可以通過調整晶體的負載電容來解決。